

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08107120 A

(43) Date of publication of application: 23.04.96

(51) Int. CI

H01L 21/338

H01L 29/812

H01L 21/3205

H01L 23/04

H01L 23/12

H01L 23/14

H01L 27/04

H01L 21/822

(21) Application number: **06242972**

(22) Date of filing: 06.10.94

(71) Applicant:

COPYRIGHT: (C)1996,JPO

MITSUBISHI ELECTRIC CORP

(72) Inventor:

SASAKI HAJIME

(54) HIGH FREQUENCY SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To obtain a high frequency semiconductor integrated circuit device, on which a high frequency circuit is operated in a stable manner, without using an expensive metal-base type package.

CONSTITUTION: An integrated circuit, containing a FET 100 as a circuit element, is formed on a GaAS substrate, and after the integrated circuit has been covered by a SiO₂ film 17, a Pd/Ni/Au FET protecting metal film 15, to be connected to a source electrode wiring 13a surrounding the FET 100, is formed by electroless plating on the part which covers the FET of the SiO₂ film 17 through the aperture part 17a where its outer circumferential part is formed on the SiO₂ film 17. Then, the FET protecting metal film 15 is heated up, and the FET protecting metal film 15 is swelled up into a dome shape by discharging hydrogen gas occuluded in the FET protecting metal film 15.



100

{ 21a

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-107120

(43)公開日 平成8年(1996)4月23日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/338 29/812

21/3205

9171 - 4M

H01L 29/80

21/88

審査請求 未請求 請求項の数11 OL (全 22 頁) 最終頁に続く

(21)出願番号

特願平6-242972

(22)出願日

平成6年(1994)10月6日

(71)出願人 000006013

三菱電機株式会社:

東京都千代田区丸の内二丁目2番3号

(72)発明者 佐々木 肇

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社光・マイクロ波デパイス開発研究

所内


(74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称】 高周波半導体集積回路装置,及びその製造方法

(57)【要約】

【目的】 高価なメタルベース型パッケージを用いると となく、その高周波回路が安定に動作する高周波半導体 集積回路装置を得る。

【構成】 GaAs基板10にFET100を回路素子 として含む集積回路を形成し、これをSiO、膜17で 被覆した後、このSiO、膜17のFET100を覆っ ている部分上に、無電解メッキにより、その外周端部が SiO、膜17に形成された開口17aを介してFET 100を囲むソース電極用配線13aに接続するPd/ Ni/AuからなるFET保護用金族膜15を形成し、 との後、とのFET保護用金族膜15を加熱して、その 内部に吸蔵されている水素ガスを放出させることによ り、当該FET保護用金族膜15をドーム状に膨らませ る。



17a: 開口 10:GaAs基板 18c:n+拡散層 14:接地用金属膜 19:空間 16:SIO2膜

【特許請求の範囲】

【請求項1】 半導体基板と、

上記半導体基板上に形成された少なくともFETを回路 素子として含む集積回路と、

1

上記半導体基板上に上記FETを外部環境から隔離するよう形成されたドーム状のFET保護用金属膜とを備えたことを特徴とする高周波半導体集積回路。

【請求項2】 請求項1に記載の高周波半導体集積回路 装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 10 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領域、及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 20 周端部が上記工程により表面露出した上記配線に接続するように、その内部にガスを内蔵し、後述の加熱工程により当該ガスを外部に放出する金属膜パターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上 記レジスト薄膜に達する穴を形成する工程と、

上記穴に溶剤を流し込んで、上記レジスト薄膜を溶解除去し、上記金属膜バターンと上記絶縁膜との間に隙間を 形成する工程と、

上記半導体基板の裏面において上記穴の開口を塞ぐ工程 と、

上記金属膜パターンを加熱し、その内部に内蔵された上記ガスを放出させることにより、当該金属膜パターンを膨らませ、当該金属膜パターンと上記FETのゲート電極間の間隔を、これらの間に寄生容量が生じない間隔にする工程とを含むことを特徴とする高周波半導体集積回路装置の製造方法。

【請求項3】 請求項2に記載の高周波半導体集積回路 装置の製造方法において、

上記金属膜パターンの形成工程は、上記絶縁膜上に無電 40 解メッキにより P d / N i / A u 膜を選択的に形成する工程からなることを特徴とする高周波半導体集積回路装置の製造方法。

【請求項4】 請求項2に記載の高周波半導体集積回路 装置の製造方法において、

上記金属膜パターンを形成する工程は、水素雰囲気下において上記絶縁膜上に蒸着によりTi/Au膜を選択的に形成する工程からなることを特徴とする高周波半導体集積回路装置の製造方法。

【請求項5】 請求項1 に記載の髙周波半導体集積回路 50 を形成する工程と、

装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領域,及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 に、その内部にガスを内蔵し、後述の加熱工程により当 該ガスを外部に放出する半導体または有機物の薄膜を形 成する工程と、

上記薄膜上にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 周端部が上記工程により表面露出した上記配線に接続す るように金属膜バターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上記レジスト薄膜に達する穴を形成する工程と、

0 上記穴から溶剤を流し込んで、上記レジスト薄膜を溶解除去し、上記金属膜パターンと上記半導体または有機物の薄膜との間に隙間を形成する工程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程と、

上記半導体または有機物の薄膜を加熱し、その内部に内蔵された上記ガスを放出させることにより、上記金属膜パターンを膨らませ、当該金属膜パターンと上記FETのゲート電極間の間隔を、これらの間に寄生容量が生じない間隔にする工程とを含むことを特徴とする高周波半導体集積回路装置の製造方法。

【請求項6】 請求項1 に記載の高周波半導体集積回路 装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領域,及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 周端部が上記工程により表面露出した上記配線に接続す るように、金属膜バターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上 記レジスト薄膜に達する穴を形成する工程と、

上記穴から溶剤を流し込んで、上記レジスト薄膜を溶解 除去し、上記金属膜パターンと上記絶縁膜との間に隙間

上記穴から上記隙間に高圧気体を流し込んで、上記金属 膜バターンを膨らませ、当該金属膜バターンと上記FE Tのゲート電極間の間隔を、これらの間に寄生容量が生 じない間隔にする工程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程 とを含むことを特徴とする高周波半導体集積回路装置の 製造方法。

【請求項7】 請求項1に記載の髙周波半導体集積回路 装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 10 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領 域、及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配 線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 20 覆されるように絶縁膜を形成する工程と、 周端部が上記工程により表面露出した上記配線に接続す るように、金属膜パターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上 記レジスト薄膜に達する穴を形成する工程と、

上記穴から溶剤を流し込んで、上記レジスト薄膜を溶解 除去し、上記金属膜パターンと上記絶縁膜との間に隙間 を形成する工程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程 と、

上記半導体基板を加熱して上記隙間を膨張させることに 30 ように、金属膜バターンを形成する工程と、 より上記金属膜パターンを膨らませ、当該金属膜パター ンと上記FETのゲート電極間の間隔を、これらの間に 寄生容量が生じない間隔にする工程とを含むことを特徴 とする髙周波半導体集積回路装置の製造方法。

【請求項8】 請求項1に記載の高周波半導体集積回路 装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領 域、及び当該第1の基板領域の周囲の上記集積回路内の 40 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配 線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 周端部が上記工程により表面露出した上記配線に接続す るように、金属膜パターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上 50 寄生容量が生じない間隔にする厚みを有するレジスト膜

記レジスト薄膜に達する穴を形成する工程と、

上記穴から溶剤を流し込んで、上記レジスト薄膜を溶解 除去し、上記金属膜バターンと上記絶縁膜との間に隙間 を形成する工程と、

上記金属膜パターンにワイヤをボンディングし、このワ イヤを引っ張ることにより上記金属膜パターンを膨らま せ、当該金属膜バターンと上記FETのゲート電極間の 間隔を、これらの間に寄生容量が生じない間隔にする工 程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程 とを含むことを特徴とする高周波半導体集積回路装置の 製造方法。

請求項1に記載の高周波半導体集積回路 【請求項9】 装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領 域、及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被

上記絶縁膜の上記第1の基板領域を被覆している部分上 に、後述の工程でその上面に形成される金属膜パターン と上記FETのゲート電極の間隔を、これらの間に寄生 容量が生じない間隔にする厚みを有するレジスト膜を形 成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配 線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト膜が被覆され、かつ、その外周 端部が上記工程により表面露出した上記配線に接続する

上記半導体基板の所定部分に、当該基板の裏面側から上 記レジスト膜に達する穴を形成する工程と、

上記穴から溶剤を流し込んで、上記レジスト膜を溶解除 去し、上記金属膜パターンと上記絶縁膜との間に隙間を 形成する工程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程 とを含むことを特徴とする髙周波半導体集積回路装置の 製造方法。

【請求項10】 請求項1に記載の高周波半導体集積回 路装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領 域,及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記配線上に形成されている部分以外の他 の部分上に後述の工程でその上面に形成される第1の金 属膜と上記FETのゲート電極の間隔を、これらの間に

を形成する工程と、

上記レジスト膜をマスクに上記絶縁膜の上記配線上に形成されている部分を選択的に除去する工程と、

5

上記レジスト膜上,及び上記工程により表面露出した上記配線上に薄膜状の第1の金属膜を蒸着により形成した後、当該第1の金属膜を給電層として厚膜状の第2の金属膜を電解メッキにより形する工程と、

上記第1の金属膜、及び第2の金属膜を、上記第1の基板領域よりも若干大きなパターンとなるようにパターン ニングする工程と、

上記工程によりバターニングされた上記第2の金属膜の 上記第1の基板領域上に配置されていない外周端部のう ちの上記配線上に配置されていない部分を選択的に除去 する工程と、

上記レジスト膜を溶剤により溶解除去した後、上記第1 の金属膜の上記第1の基板領域上に配置されていない外 周端部を折り曲げて、上記絶縁膜と上記第1の金属膜と の間に外部環境から隔離された空間を形成する工程とを 含むことを特徴とする高周波半導体集積回路装置の製造 方法。

【請求項11】 請求項1に記載の髙周波半導体集積回 路装置を製造する方法であって、

半導体基板上にFETを回路素子として含む集積回路を 形成する工程と、

上記半導体基板の上記FETが形成された第1の基板領域,及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、

上記絶縁膜の上記第1の基板領域を被覆している部分上 にレジスト薄膜を形成する工程と、

上記第2の基板領域を被覆している上記絶縁膜の上記配線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 周端部が上記工程により表面露出した上記配線に接続す るように、第1の金属膜バターンと当該第1の金属膜バターンの熱膨張率よりもその熱膨張率が大きい第2の金属膜バターンとをこの順に積層した金属膜バターンを形成する工程と、

上記半導体基板の所定部分に、当該基板の裏面側から上 記レジスト薄膜に達する穴を形成する工程と、

上記穴から溶剤を流し込んで、上記レジスト薄膜を溶解除去し、上記金属膜パターンと上記絶縁膜との間に隙間を形成する工程と、

上記半導体基板の裏面における上記穴の開口を塞ぐ工程と、

上記金属膜パターンを加熱して膨張させることにより、 当該金属膜パターンと上記FETのゲート電極間の間隔 を、これらの間に寄生容量が生じない間隔にする工程と を含むことを特徴とする高周波半導体集積回路装置の製 造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は高周波半導体集積回路装置、及びその製造方法に関し、特に、集積回路を構成するFETの外部環境からの保護と電磁シールドをなす構造を改良する技術に関するものである。

[0002]

【従来の技術】図37は従来のモノリシック髙周波集積 回路(以下、MMICと称す。)チップをメタルベース 型バッケージで封止してなる髙周波半導体集積回路装置 の構成を示す斜視図であり、図38は図37のXXXVIII -xxxvIII 線における断面図である。これらの図におい て、1000は高周波半導体集積回路装置であり、これ はCuW等で作製されたバッケージ基板7の上面の所定 位置に、髙周波またはDC電源の入出力となる金属箔パ ターン5 a がその上面に形成された2 つのセラミック材 5A, 5Bがコパール(Fe54%,Ni29%,Co17% の合金)に より接着され、GaAsMMICチップlがパッケージ 基板7の上面の2つのセラミック材5A, 5Bの間の領 域にハンダにより接着され、2つのセラミック材5A、 5Bの各々の金属箔パターン5aとGaAsMMICチ ップ1に形成された配線とがワイヤ6により接続され、 CuW等で作製されたパッケージ枠体4がその側面の凹 部4aにセラミック材5A、5Bがはめ込まれるよう に、バッケージ基板7の上面の所定位置にコバールによ り接着され、パッケージ枠体4の上面にCuW等で作製 されたパッケージ蓋がハンダにより接着されて、構成さ れている。なお、図中の2はGaAsMMICチップ1 の回路素子のうちのFETを示したものであり、このG aAsMMICチップ1にはこのFET2の他に図示し ない回路素子(抵抗、キャパシタ等)が形成されてい る。

【0003】次に動作について説明する。例えば、Ga AsMMICチップ1が増幅作用をするアンプである場 合、
高周波信号は外部から一方のセラミック材5 Aの上 面に形成された金属箔パターン5aを通り、ワイヤ6を 通してGaAsMMICチップ1に入力される。この入 力信号はGaAsMMICチップ1のFET2によって 増幅された後、ワイヤ6、他方のセラミック材5Bの上 面に形成された金属箔パターン5aを通して外部に出力 される。ここで、メタルベース型パッケージ(パッケー ジ基板7、パッケージ枠体4、パッケージ蓋3、及びセ ラミック材5A, 5B)は、GaAsMMICチップ1 を構成する回路素子を外部環境(特に湿度)から保護す るとともに、GaAsMMICチップ1を構成する回路 素子のうちのFET2を電磁シールドし(高周波的な閉) 空間を作り)、GaAsMMICチップ1を構成する回 路素子、特にそのうちの最も重要な素子であるFETが 安定に所定の動作をするように作用している。

0 [0004]

【発明が解決しようとする課題】ところで、上記のように、上記従来の高周波半導体集積回路装置1000は、複数のパッケージ部品(パッケージ基板7、パッケージ枠体4、パッケージ蓋3、及びセラミック材5A、5B)を用い、これら複数の部品を半田、コバール等の高温接着材で接着することにより組み立てられる。従って、この従来の高周波半導体集積回路装置1000を得るためには、高価な金属材料が複数必要であり、また、各材料の加工が容易ではなく、更に、組み立てにおけるアセンブル作業が煩雑で、効率よく組み立てることができないために、コスト高になってしまうという問題点があった。

【0005】本発明は上記のような問題点を解消するためになされたもので、高価なメタルベース型パッケージを用いることなく、上記従来の高周波半導体集積回路装置と同等にその高周波回路が安定に動作する高周波半導体集積回路装置,及びこれを簡単な工程で製造することができる高周波半導体集積回路装置の製造方法を得ることを目的とする。

[0006]

【課題を解決するための手段】この発明(請求項1)にかかる高周波半導体集積回路装置は、半導体基板と、上記半導体基板上に形成された少なくともFETを回路素子として含む集積回路と、上記半導体基板上に上記FETを外部環境から隔離するよう形成された、ドーム状のFET保護用金属膜とを備えたことを特徴とするものである。

【0007】更に、との発明(請求項2)にかかる髙周 波半導体集積回路装置の製造方法は、半導体基板上にF ETを回路素子として含む集積回路を形成する工程と 上記半導体基板の上記FETが形成された第1の基板領 域、及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、上記絶縁膜の 上記第1の基板領域を被覆している部分上にレジスト薄 膜を形成する工程と、上記第2の基板領域を被覆してい る上記絶縁膜の上記配線上に形成されている部分を選択 的に除去する工程と、これにより上記レジスト薄膜が被 覆され、かつ、その外周端部が上記工程により表面露出 した上記配線に接続するように、その内部にガスを内蔵 40 し、後述の加熱工程により当該ガスを外部に放出する金 属膜パターンを形成する工程と、上記半導体基板の所定 部分に、当該基板の裏面側から上記レジスト薄膜に達す る穴を形成する工程と、上記穴に溶剤を流し込んで、上 記レジスト薄膜を溶解除去し、上記金属膜パターンと上 記絶縁膜との間に隙間を形成する工程と、上記半導体基 板の裏面における上記穴の開口を塞ぐ工程と、上記金属 膜バターンを加熱し、その内部に内蔵された上記ガスを 放出させるととにより、当該金属膜パターンを膨らま せ、当該金属膜パターンと上記FETのゲート電極間の

間隔を、これらの間に寄生容量が生じない間隔にする工程とを含むことを特徴とするものである。

【0008】更に、この発明(請求項3)にかかる高周波半導体集積回路装置の製造方法は、上記高周波半導体集積回路装置の製造方法において、上記金属膜バターンの形成工程を、上記絶縁膜上に無電解メッキによりPd/Ni/Au膜を選択的に形成する工程としたものである。

【0009】更に、この発明(請求項4)にかかる高周波半導体集積回路装置の製造方法は、上記金属膜パターンを形成する工程を、水素雰囲気下において上記絶縁膜上に蒸着によりTi/Au膜を選択的に形成する工程としたものである。

【0010】更に、との発明(請求項5)にかかる高周 波半導体集積回路装置の製造方法は、半導体基板にFE Tを回路素子として含む集積回路を形成する工程と、上 記半導体基板の上記FETが形成された第1の基板領 域,及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 20 覆されるように絶縁膜を形成する工程と、上記絶縁膜の 上記第1の基板領域を被覆している部分上に、その内部 にガスを内蔵し、後述の加熱工程により当該ガスを外部 に放出する半導体または有機物の薄膜を形成する工程 と、上記薄膜上にレジスト薄膜を形成する工程と、上記 第2の基板領域を被覆している上記絶縁膜の上記配線上 に形成されている部分を選択的に除去する工程と、これ により上記レジスト薄膜が被覆され、かつ、その外周端 部が上記工程により表面露出した上記配線に接続するよ うに金属膜パターンを形成する工程と、上記半導体基板 の所定部分に、当該基板の裏面側から上記レジスト薄膜 に達する穴を形成する工程と、上記穴から溶剤を流し込 んで、上記レジスト薄膜を溶解除去し、上記金属膜パタ ーンと上記半導体または有機物の薄膜との間に隙間を形 成する工程と、上記半導体基板の裏面における上記穴の 開口を塞ぐ工程と、上記半導体または有機物の薄膜を加 熱し、その内部に内蔵された上記ガスを放出させること により、上記金属膜パターンを膨らませ、当該金属膜パ ターンと上記FETのゲート電極間の間隔を、これらの 間に寄生容量が生じない間隔にする工程とを含むことを 特徴とするものである。

【0011】更に、この発明(請求項6)にかかる高周波半導体集積回路装置の製造方法は、半導体基板上に下ETを回路素子として含む集積回路を形成する工程と、上記半導体基板の上記FETが形成された第1の基板領域、及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、上記絶縁膜の上記第1の基板領域を被覆している部分上にレジスト薄膜を形成する工程と、上記第2の基板領域を被覆している上記絶縁膜の上記配線上に形成されている部分を選択

的に除去する工程と、これにより上記レジスト薄膜が被 覆され、かつ、その外周端部が上記工程により表面露出 した上記配線に接続するように、金属膜バターンを形成 する工程と、上記半導体基板の所定部分に、当該基板の 裏面側から上記レジスト薄膜に達する穴を形成する工程 と、上記穴から溶剤を流し込んで、上記レジスト薄膜を 溶解除去し、上記金属膜バターンと上記絶縁膜との間に 隙間を形成する工程と、上記穴から上記隙間に高圧気体 を流し込んで、上記金属膜バターンを膨らませ、当該金 属膜パターンと上記FETのゲート電極間の間隔を、C 10 れらの間に寄生容量が生じない間隔にする工程と、上記 半導体基板の裏面における上記穴の開口を塞ぐ工程とを 含むことを特徴とするものである。

【0012】更に、この発明(請求項7)にかかる髙周 波半導体集積回路装置の製造方法は、半導体基板上にF ETを回路素子として含む集積回路を形成する工程と、 上記半導体基板の上記FETが形成された第1の基板領 域,及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、上記絶縁膜の 20 上記第1の基板領域を被覆している部分上にレジスト薄 膜を形成する工程と、上記第2の基板領域を被覆してい る上記絶縁膜の上記配線上に形成されている部分を選択 的に除去する工程と、これにより上記レジスト薄膜が被 覆され、かつ、その外周端部が上記工程により表面露出 した上記配線に接続するように、金属膜バターンを形成 する工程と、上記半導体基板の所定部分に、当該基板の 裏面側から上記レジスト薄膜に達する穴を形成する工程 と、上記穴から溶剤を流し込んで、上記レジスト薄膜を 隙間を形成する工程と、上記半導体基板の裏面における 上記穴の開口を塞ぐ工程と、上記半導体基板を加熱して 上記隙間を膨張させるととにより上記金属膜バターンを 膨らませ、当該金属膜パターンと上記FETのゲート電 極間の間隔を、これらの間に寄生容量が生じない間隔に する工程とを含むことを特徴とするものである。

【0013】更に、この発明(請求項8)にかかる髙周 波半導体集積回路装置の製造方法は、半導体基板上にF ETを回路素子として含む集積回路を形成する工程と、 上記半導体基板の上記FETが形成された第1の基板領 40 域,及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、上記絶縁膜の 上記第1の基板領域を被覆している部分上にレジスト薄 膜を形成する工程と、上記第2の基板領域を被覆してい る上記絶縁膜の上記配線上に形成されている部分を選択 的に除去する工程と、これにより上記レジスト薄膜が被 覆され、かつ、その外周端部が上記工程により表面露出 した上記配線に接続するように、金属膜パターンを形成 する工程と、上記半導体基板の所定部分に、当該基板の

裏面側から上記レジスト薄膜に達する穴を形成する工程 と、上記穴から溶剤を流し込んで、上記レジスト薄膜を 溶解除去し、上記金属膜バターンと上記絶縁膜との間に 隙間を形成する工程と、上記金属膜パターンにワイヤを ボンディングし、このワイヤを引っ張ることにより記上 記金属膜パターンを膨らませ、当該金属膜パターンと上 記FETのゲート電極間の間隔を、これらの間に寄生容 量が生じない間隔にする工程と、上記半導体基板の裏面 における上記穴の開口を塞ぐ工程とを含むことを特徴と するものである。

【0014】更に、この発明(請求項9)にかかる髙周 波半導体集積回路装置の製造方法は、半導体基板上にF ETを回路素子として含む集積回路を形成する工程と、 上記半導体基板の上記FETが形成された第1の基板領 域,及び当該第1の基板領域の周囲の上記集積回路内の 上記FETを囲む配線が形成された第2の基板領域が被 覆されるように絶縁膜を形成する工程と、上記絶縁膜の 上記第1の基板領域を被覆している部分上に、後述の工 程でその上面に形成される金属膜バターンと上記FET のゲート電極の間隔を、これらの間に寄生容量が生じな い間隔にする厚みを有するレジスト膜を形成する工程 と、上記第2の基板領域を被覆している上記絶縁膜の上 記配線上に形成されている部分を選択的に除去する工程 と、これにより上記レジスト膜が被覆され、かつ、その 外周端部が上記工程により表面露出した上記配線に接続 するように、金属膜パターンを形成する工程と、上記半 導体基板の所定部分に、当該基板の裏面側から上記レジ スト膜に達する穴を形成する工程と、上記穴から溶剤を 流し込んで、上記レジスト膜を溶解除去し、上記金属膜 溶解除去し、上記金属膜パターンと上記絶縁膜との間に 30 パターンと上記絶縁膜との間に隙間を形成する工程と、 上記半導体基板の裏面における上記穴の開口を塞ぐ工程 とを含むことを特徴とするものである。

> 【0015】更に、この発明(請求項10)にかかる高 周波半導体集積回路装置の製造方法は、半導体基板上に FETを回路素子として含む集積回路を形成する工程 と、上記半導体基板の上記FETが形成された第1の基 板領域,及び当該第1の基板領域の周囲の上記集積回路 内の上記FETを囲む配線が形成された第2の基板領域 が被覆されるように絶縁膜を形成する工程と、上記絶縁 膜の上記配線上に形成されている部分以外の他の部分上 に後述の工程でその上面に形成される第1の金属膜と上 記FETのゲート電極の間隔を、これらの間に寄生容量 が生じない間隔にする厚みを有するレジスト膜を形成す る工程と、上記レジスト膜をマスクに上記絶縁膜の上記 配線上に形成されている部分を選択的に除去する工程 と、上記レジスト膜上、及び上記工程により表面露出し た上記配線上に薄膜状の第1の金属膜を蒸着により形成 した後、当該第1の金属膜を給電層として厚膜状の第2 の金属膜を電解メッキにより形成する工程と、上記第1 の金属膜,及び第2の金属膜を、上記第1の基板領域よ

りも若干大きなパターンとなるようにパターンニングする工程と、上記工程によりパターニングされた上記第2の金属膜の上記第1の基板領域上に配置されていない外周端部のうちの上記配線上に配置されていない部分を選択的に除去する工程と、上記レジスト膜を溶剤により溶解除去した後、上記第1の金属膜の上記第1の基板領域上に配置されていない外周端部を折り曲げて、上記絶縁膜と上記第1の金属膜との間に外部環境から隔離された空間を形成する工程とを含むことを特徴とするものである。

【0016】更に、この発明(請求項11)にかかる高 周波半導体集積回路装置の製造方法は、半導体基板上に FETを回路素子として含む集積回路を形成する工程 と、上記半導体基板の上記FETが形成された第1の基 板領域, 及び当該第1の基板領域の周囲の上記集積回路 内の上記FETを囲む配線が形成された第2の基板領域 が被覆されるように絶縁膜を形成する工程と、上記絶縁 膜の上記第1の基板領域を被覆している部分上にレジス ト薄膜を形成する工程と、上記第2の基板領域を被覆し ている上記絶縁膜の上記配線上に形成されている部分を 20 選択的に除去する工程と、これにより上記レジスト薄膜 が被覆され、かつ、その外周端部が上記工程により表面 露出した上記配線に接続するように、第1の金属膜バタ ーンと当該第1の金属膜パターンの熱膨張率よりもその 熱膨張率が大きい第2の金属膜パターンとをこの順に積 層した金属膜パターンを形成する工程と、上記半導体基 板の所定部分に、当該基板の裏面側から上記レジスト薄 膜に達する穴を形成する工程と、上記穴から溶剤を流し 込んで、上記レジスト薄膜を溶解除去し、上記金属膜バ ターンと上記絶縁膜との間に隙間を形成する工程と、上 30 記金属膜パターンを加熱して膨張させることにより、当 該金属膜パターンと上記FETのゲート電極間の間隔 を、これらの間に寄生容量が生じない間隔にする工程と を含むことを特徴とするものである。

[0017]

【作用】この発明(請求項1)においては、上記構成としたから、上記半導体基板上に形成された高周波集積回路内の上記FETが、当該FETのゲート電極と上記ドーム状のFET保護用金属膜間に寄生容量を生ずることなく、上記ドーム状のFET保護用金属膜により外部環 40境から保護され、かつ、電磁シールドされることとなり、その結果、上記FETは長期間安定に所定動作を行うこととなる。

【0018】更に、この発明(請求項2,3,及び4)においては、上記構成としたから、ウエハプロセスのみで高周波集積回路内のFETが外部環境から保護され、かつ、電磁シールドされた高周波半導体集積回路装置を製造することができ、従来のメタルベース型パッケージで封止してなる高周波半導体集積回路装置を得る場合に比して、低材料コストで、しかも、効率よく、長期間安 50

定に所定動作を行う高周波半導体集積回路装置を製造することができる。また、上記金属膜パターンはそれ自体がガスを発生して膨らむこととなるので、金属膜パターンを膨らませるためのガス発生膜を別途形成したり、金属膜パターンを膨らませるための外部装置を用いる必要がない。

12

【0019】更に、この発明(請求項5~8,11)に おいては、上記構成としたから、ウエハプロセスのみで 高周波集積回路内のFETが外部環境から保護され、か 10 つ、電磁シールドされた高周波半導体集積回路装置を製 造することができ、従来のメタルベース型パッケージで 封止された髙周波半導体集積回路装置を得る場合に比し て、低材料コストで、しかも、効率よく、長期間安定に 所定動作を行う高周波半導体集積回路装置を製造すると とができる。更に、この発明(請求項9,10)におい ては、上記構成としたから、ウエハプロセスのみで高周 波集積回路内のFETが外部環境から保護され、かつ、 電磁シールドされた高周波半導体集積回路装置を製造す ることができ、従来のメタルベース型パッケージで封止 された髙周波半導体集積回路装置を得る場合に比して、 低材料コストで、しかも、効率よく、長期間安定に所定 動作を行う高周波半導体集積回路装置を製造することが できる。また、上記レジスト膜の厚みにより、上記FE Tのゲート電極と上記金属膜バターン(上記第1の金属 膜パターン)との間隔を決めることがでるので、この間 隔を高精度に上記FETのゲート電極と上記金属膜バタ ーン間に寄生容量を生じさせない間隔にすることができ る。・

[0020]

【実施例】

実施例1. 図1はこの発明の実施例1によるMMICにおけるFETとその周辺領域の構成を示す透視上面図、図2は図1のII-II線における断面図、図3は図1のIII-III線における断面図、図4は図1のIV-IV線における断面図である。これらの図において、10はGaAs基板、100はこのGaAs基板10に形成されたFETである。

【0021】FET100において、18a, 18bはGaAs基板10表面に形成されたn、拡散層、11はゲート電極、12はドレイン電極、13はソース電極である。ソース電極13はn、拡散層18a上に形成され、ドレイン電極12はn、拡散層18b上に形成され、ドレイン電極12はn、拡散層18b上に形成されている。ゲート電極11のフィンガー部11cはソース電極13とドレイン電極12間に配置されている。ゲート電極11、ドレイン電極12、ソース電極13、及びこれらの周辺の基板10の表面はSiO、膜17により被覆されている。21a、21bは後述する製造工程において基板10に形成された穴であり、これら穴21a、21bはAuリボン等の金属薄膜22により基板10の裏面側で塞がれている。22は例えばAuからなる

接地用導体膜である。

【0022】FET100の周辺において、13aはソ ース電極用配線で、これはソース電極 1 3 から引き延ば されてFET100を囲むようにGaAs基板10表面 に形成されている。11aはゲート電極用配線、18c はGaAs基板10表面に形成されたn、拡散層で、と れの両端部にゲート電極11の端部とゲート電極用配線 11aの端部が接続している。 n * 拡散層 18 c の中央 部分,ゲート電極11の端部,及びゲート電極用配線1 1 a の端部はS i O 、 膜 1 6 により被覆され、この S i 10 O, 膜16上にソース電極用配線13aの一部が配置さ れている。上記n・拡散層18bはGaAs基板10表 面のFET100の周辺まで引き延ばされて形成されて おり、ドレイン電極用配線12aの一部がこのn・拡散 層18b上に形成されている。また、ソース電極用配線 13aの一部がSiO、膜16を介してこのn・拡散層 18 b上に形成されている。ソース電極用配線 13 a の ソース電極13との境界部は、GaAs基板10に形成 されたコンタクトホール10aを通して、GaAs基板 10の裏面に形成された接地用配線14に接続されてい 20 る。ここで、ゲート電極用配線11a,ドレイン電極用 配線12a,ソース電極用配線13a,及びこれらの周 辺の基板10表面はSiO、膜17により被覆されてい る。

13

【0023】上記FET100の上方において、上記ソ ース電極用配線13aの上面にSiO、膜17に形成さ れた開口17aを通してその外周端部が接続されたドー ム形状のFET保護用金属膜15が設けられており、上 記FET100はこのFET保護用金属膜15によって はFET保護用金属膜15とSiO,膜17との間に形 成された空間であり、この空間19により、FET保護 用金属膜15とゲート電極11の間隔はこれらFET保 護用金属膜15とゲート電極11間に寄生容量(ゲート ・ソース間容量)が生じない間隔になっている。

【0024】なお、ことではFET100以外の回路素 子を図示していないが、GaAs基板10の図示しない 他の領域にはキャバシタ、抵抗等の他の回路素子が形成 されている。

【0025】 CのMMICの動作は、図20に示した従 40 来の増幅用アンプとして動作するMMICチップ(MM IC)と基本的に同じであり、GaAs基板10上の図 示しない所定領域に形成された入力用配線に外部から高 周波信号が入力され、この入力信号がFET100によ って増幅された後、GaAs基板10上の図示しない所 定領域に形成された出力用配線から外部に出力される。 ドーム形状のFET保護用金属膜15は、この動作にお いて、従来のMMICを構成するメタルベース型パッケ ージと同等の機能を果たし、FET100を外部環境 (湿度) から保護するとともに、電磁シールドし(髙周

波的な閉空間を作り)、MMICが長期間安定に所定の 動作を行うように作用している。

【0026】次に、製造工程について説明する。図5, 図6はこのMMICの製造工程の主要工程を示す図で、 図5は図1のIII - III 線における断面図、図6は図1 のIV-IV線における断面図である。

【0027】まず、GaAs基板10表面の所定領域 に、n・拡散層 18 a ~ 18 c を形成する。

【0028】次に、A1、WSi等からなる厚み200 0~4000オングストロームの金属膜を蒸着より形成 し、これをパターニングしてゲート電極11.及びゲー ト電極用配線11bを形成する。

【0029】次に、AuGe/Ni/Auからなる厚み 5000~3μmの金属膜を蒸着により形成し、これを パターニングしてドレイン電極12,及びドレイン電極 用配線12aを形成する。

【0030】次に、n^{*} 拡散層18b, n^{*} 拡散層18 cの,後に形成するソース電極用配線13aと交差する 部分上に厚み2000~3000オングストロームのS i0,膜16を選択的に形成する。

【0031】次に、AuGe/Ni/Auからなる厚み 5000~3 µ mの金属膜を蒸着により形成し、これを バターニングしてソース電極13,及びソース電極用配 線13aを形成する。

【0032】次に、上記工程で形成された各電極(11 ~13), 及び各電極用配線(11b, 12a, 13 a)が被覆されるように、GaAs基板10の全面に厚 み2000~3000オングストロームのSiO、膜1 7を形成し、この後、このSiO, 膜17のソース電極 外部環境から保護され、電磁シールドされている。19 30 用配線13aの上面に形成されている部分を、選択的に エッチング除去する。

> 【0033】次に、SiO。 膜17のFET100を覆 っている部分、すなわち、上記工程により露出するソー ス電極用配線13aで囲まれている部分に厚み数十オン グストローム~1μmのレジスト薄膜22を選択的に形 成する。

【0034】次に、無電解メッキによりPd膜,Ni膜 の厚みが10~5000オングストロームで、Au膜の 厚みが1000オングストローム~10μmであるΡ d /Ni/Auからなる金属膜を40℃以上の成長温度で 形成した後、このPd/Ni/Auからなる金属膜の. 上記工程によって表面露出したソース電極用配線13a の当該表面露出部に接続している部分とFET100を 覆う部分とを残して、他の部分をエッチング除去するこ とにより、FET保護用金属膜15を得る。

【0035】次に、GaAs基板10,及びSiO。 膜 ˙ 17の所定部分(ゲート電極11とソース電極13との 間、ゲート電極11とドレイン電極12との間)に、当 該基板10の裏面側から、これらGaAs基板10,及 50 びSiO, 膜17を貫通し、レジスト薄膜22に達する

穴21a,21bをエッチングにより形成すると、図 5.6に示す状態となる。

15

【0036】次に、上記穴21a,21bのうちの一方 からレジスト薄膜22を溶解する溶剤を注入し、他方か らこの溶剤を流すことにより、レジスト薄膜22を溶解 除去し、FET保護用金属膜15とSiO,膜17との 間に隙間を形成する。

【0037】次に、GaAs基板10の裏面に金リボン 等の金属薄膜30を接着して、当該基板裏面の穴21 a. 21bの開口を塞いだ後、上記FET保護用金属膜 10 15を200℃以上で数時間熱処理すると、図2~4に 示すように、このFET保護用金属膜15はドーム状に 膨れ上がり、SiO、膜17との間に空間19が形成さ れる。ことで、このFET保護用金属膜15の膨れ度合 いは、Pd膜、及びNi膜を成長する際の温度を調節す ることによ所望の膨れ度合いにすることができる。な お、この無電解メッキにより形成したPd/Ni/Au からなる金属膜(FET保護用金属膜15)がその形成 後の加熱処理によって膨れ上がるのは、Pd膜、Ni膜 の成長時、これらが水素を吸蔵し、形成後の加熱処理に 20 よって、この吸蔵していた水素を放出するためである。 また、Pd膜、及びNi膜を成長する際の温度を調節す るととにより所望の膨れ度合いにできるのは、温度に応 じて吸蔵される水素の量が変わるためである。

【0038】次に、GaAs基板10の所定領域に当該 基板の裏面側からコンクトホール 10 a を形成し、この 後、GaAs基板10の裏面に例えばAuからなる接地 用金属膜14を形成すると、図1~4に示す本実施例の 「MMICが完成する。

では、GaAs基板10の所定領域に形成されたFET 100が、FET100の作製工程後, ウエハプロセス によってGaAs基板10上に形成したFET保護用金 属膜15によって、外部環境から保護され、かつ、電磁 シールドされたものとなるので、従来の外部環境保護、 及び電磁シールドのためにメタルベース型パッケージで 封止してなるMMICと同等に安定動作するMMIC を、従来に比して、簡単な工程で、しかも、高価な部品 を用いることなく製造することができる。

【0040】なお、本実施例ではFET保護用金属膜1 5の加熱処理を行った後、コンクトホール10a,接地 用金属膜14の形成を行ったが、コンクトホール10 a、接地用金属膜14の形成を行った後、FET保護用 金属膜15の加熱処理を行うようしてもよい。

【0041】実施例2.図7はこの発明の実施例2によ るMMICにおけるFETとその周辺領域の構成を示す 透視上面図、図8は図7のVIIIーVIII線における断面 図、図9は図7のIX-IX線における断面図、図10は図 7のx-x線における断面図である。これらの図におい て、図1~4と同一符号は同一または相当する部分を示 50

し、15aはFET保護用金属膜、20はアモルファス シリコン膜である。本実施例のMMICの動作は、上記 実施例1のMMICのそれと同じであるのでここではそ の説明を省略する。

16

【0042】次に、製造工程について説明する。図1 1. 図12はCのMMICの製造工程の主要工程を示す 図で、図11は図7のIX-IX線における断面図、図12 は図7のx -x 線における断面図である。まず、上記実 施例1のMMICの製造工程におけるSiO、膜17を 形成するまでの工程と全く同様の工程を行う。

【0043】次に、プラズマCVD法により厚み数オン グストローム~2μmのアモルファスシリコン膜20を 形成し、この後、このSi〇、膜17、アモルファスシ リコン膜20のソース電極用配線13aの上面に形成さ れている部分を、選択的にエッチング除去する。

【0044】次に、アモルファスシリコン膜20のFE T100を覆っている部分、すなわち、上記工程により 露出するソース電極用配線 1 3 a で囲まれている部分に レジスト薄膜22を選択的に形成する。

【0045】次に、真空蒸着によりTi(10~200 オン グストローム) /Au (1μm) の金属膜を形成した 後、との金属膜の、上記工程によって表面露出したソー ス電極用配線13aの当該表面露出部に接続している部 分から内側のFET100を覆う部分を残して、他の部 分をエッチング除去すると、FET保護用金属膜15a が得られる。

【0046】次に、GaAs基板10の所定部分(ゲー ト電極11とソース電極13との間、ゲート電極11と ドレイン電極12との間)に、当該基板10の裏面側か [0039] このような本実施例のMMICの製造工程 30 ら、GaAs基板10, SiO、膜17, 及びアモルフ ァスシリコン膜20を貫通し、上記レジスト薄膜22に 達する穴21a,21bをエッチングにより形成する と、図11、12に示す状態となる。

> 【0047】次に、上記穴21a,21bのうちの一方 からレジスト薄膜22を溶解する溶剤を注入し、他方か **らこの溶剤を流すことにより、レジスト薄膜22を溶解** 除去し、FET保護用金属膜15aとアモルファスシリ コン膜20との間に隙間を形成する。

> 【0048】次に、GaAs基板10の裏面に金属薄膜 30を接着して、当該基板裏面の穴21a, 21nの開 口を塞いだ後、上記FET保護用金属膜15aを400 ℃以上で数分間熱処理すると、上記FET保護用金属膜 15aの下にあるアモルファスシリコン膜20が加熱さ れて、その内部に含まれる水素(10~30 atm %程 度)を放出し、この水素の放出によってFET保護用金 属膜15aが図8~10に示すようにドーム状に膨れ上 がり、FET保護用金属膜15aとアモルファスシリコ ン膜20との間に空間19が形成される。

> 【0049】次に、GaAs基板10の所定領域に当該 基板の裏面側からコンクトホール10aを形成し、この

後、GaAs基板10の裏面に接地用導体層14を形成 すると、図7~10に示す本実施例のMMICが完成す る。.

17

【0050】とのような本実施例の製造工程において も、ウエハプロセスによってFET100を外部環境か ら保護し、かつ、電磁シールドするFET保護用金属膜 15aを形成することができるので、上記実施例1と同 様に、従来の外部環境保護、及び電磁シールドのために メタルベース型パッケージで封止してなるMMICと同 等に安定動作するMMICを、従来に比して、簡単な工 10 程で、しかも、高価な部品を用いることなく製造するこ とができる。

【0051】なお、本実施例では、アモルファスシリコ ン膜20をSiO、膜17上に形成したが、これの代わ りにワックスをSiO、膜17上に厚み数十オングスト ローム~1μm程度塗布するようにしても、ワックスが 加熱により含有ガスまたは分解ガスを放出するので本実 施例と同様の効果を得ることができる。

【0052】また、本実施例ではアモルファスシリコン 膜20の加熱処理を行った後、コンクトホール10a, 接地用金属膜14の形成を行ったが、コンクトホール1 Oa,接地用金属膜14の形成を行った後、アモルファ スシリコン膜20の加熱処理を行うようしてもよい。

【0053】実施例3.図13この発明の実施例3によ るMMICにおけるFETとその周辺領域の構成を示す 透視上面図、図14は図13のXIV - XIV 線における断 面図、図15は図13のW-W線における断面図、図1 6は図13のXVI - XVI 線における断面図である。これ らの図において、図1~4と同一符号は同一または相当 上記実施例 1 のMM I Cのそれと同じであるのでととで はその説明を省略する。

【0054】次に製造工程について説明する。図17. 18はこのMMICの製造工程の主要工程を示す図で、 図17は図13のxv-xx線における断面図、図18は図 13のXVI-XVI線における断面図である。

【0055】まず、上記実施例1のMMICの製造工程 におけるSiO、膜17を形成し、とのSiO、膜17 のソース電極用配線 13 a の上面に形成されている部分 を、選択的にエッチング除去する工程までの工程と同様 40 の工程を行う。

【0056】次に、SiO、膜17のFET100を覆 っている部分、すなわち、上記工程により露出するソー ス電極用配線13aで囲まれている部分にレジスト薄膜 22を選択的に形成する。

【0057】次に、真空蒸着によりTi(10~200 オン グストローム) / A u (1 μm) の金属膜を形成した 後、この金属膜の、上記工程によって表面露出したソー ス電極用配線13 a の当該表面露出部に接続している部 分から内側のFET100を覆う部分を残して、他の部 50

分をエッチング除去することにより、FET保護用金属 膜15aを形成する。

【0058】次に、GaAs基板10,及びSiO。膜 17の所定部分(ゲート電極11とソース電極13との 間、ゲート電極11とドレイン電極12との間)に、当 該基板10の裏面側から、これらGaAs基板10.及 びSi〇、膜17を貫通し、レジスト薄膜22に達する 穴21a,21bをエッチングにより形成すると、図1 7、18に示す状態となる。

【0059】次に、上記穴21a, 21bのうちの一方 の穴からレジスト薄膜22を溶解する溶剤を注入し、他 方の穴からこの溶剤を流すことにより、レジスト薄膜2 2を溶解除去する。

【0060】次に、上記工程により上記レジスト薄膜2 2が溶解除去して形成されたFET保護用金属膜15a とSiO, 膜17との間の隙間に、穴21a, 21bか ら高圧気体を流し込み、FET保護用金属膜15aを図 14~16に示すようにドーム状に膨らませる。

【0061】次に、GaAs基板100の裏面に金属薄 20 膜30を接着して、上記開口21a, 21bを塞いだ 後、GaAs基板100の所定領域に当該基板の裏面側 からコンクトホール10aを形成し、この後、GaAs 基板100の裏面に接地用導体層14を形成すると、図 13~16に示す、本実施例のMMICが完成する。

【0062】このような本実施例の製造工程において も、ウエハプロセスによってFET100を外部環境か ら保護し、かつ、電磁シールドするFET保護用金属膜 15aを形成することができるので、上記実施例1と同 様に、従来の外部環境保護、及び電磁シールドのために する部分を示している。本実施例のMMICの動作は、 30 メタルベース型パッケージで封止してなるMMICと同 等に安定動作するMMICを、従来に比して、簡単な工 程で、しかも、髙価な部品を用いることなく製造するこ とができる。

> 【0063】実施例4.上記実施例3では、FET保護 用金属膜15aとSiO、膜17との間の隙間に、穴2 1 a 、 2 1 b から高圧気体を流すことよりFET保護用 金属膜15 aを膨らませ、この後、穴21a, 21bの 基板10裏面側の開口を金属薄膜22で塞ぐようにした が、本実施例は、FET保護用金属膜15aとSiO₂ 膜17との間に隙間を形成した後、ただちに基板10に 金属薄膜30を接着することにより、穴21a,21b の基板10裏面側の開口を塞ぎ、この後、基板10を加 熱することにより、上記隙間の空気を膨張させて、F E T保護用金属膜15を膨らませるものである。

【0064】このような本実施例の製造工程において も、上記実施例3のMMICと同一の構成、及びを同一 の動作をするMMICを得ることができ、上記実施例3 と同様に、従来の外部環境保護、及び電磁シールドのた めにメタルベース型バッケージで封止してなるMMIC と同等に安定動作するMMICを、従来に比して、簡単 な工程で、しかも、高価な部品を用いることなく製造することができる。

19

【0065】実施例5. 図19はこの発明の実施例5よるMMICの製造工程における主要工程を示す断面図であり、図において、図15と同一符号は同一または相当する部分を示し、23はワイヤである。なお、本実施例のMMICの構成は実施例3のMMICと同一構成であり、この図19は図13のXV-XV線に対応している。

【0066】本実施例の製造工程は、上記実施例3の基板10に穴21a,21bを形成し、溶剤によりレジス 10ト薄膜22を溶解除去する工程までの工程と同様の工程を行った後、図19に示すように、FET保護用金属膜15aの上面にワイヤ23をボンディングし、このワイヤ23を約2~5グラムの力でもって引き上げることにより、FET保護用金属膜15aを膨らませ、この後、穴21a,21bを金属薄膜22で塞く工程と、基板10にコンクトホール10aを形成する工程と、基板10裏面に接地用導体層14を形成する工程とを行うものである。

【0067】とのような本実施例の製造工程においても、上記実施例3のMMICと同一の構成,及びを同一の動作をするMMICを得ることができ、上記実施例3と同様に、従来の外部環境保護,及び電磁シールドのためにメタルベース型パッケージで封止してなるMMICと同等に安定動作するMMICを、従来に比して、簡単な工程で、しかも、高価な部品を用いることなく製造することができる。

【0068】実施例6. 図20はこの発明の実施例6によるMMICにおけるFETとその周辺領域の構成を示す透視上面図、図21は図20のXXI-XXI線における断面図、図22は図20のXXII-XXII線における断面図、図23は図20のXXIII-XXIII線における断面図である。これらの図において、図1~7と同一符号は同一または相当する部分を示している。本実施例のMMI-Cの構成は、上記実施例3のMMICとFET保護用金属膜15aの形状が異なっている以外は全く同様の構成である。本実施例のMMICの動作は、上記実施例1のMMICのそれと同じであるのでここではその説明を省略する。

【0069】次に製造工程について説明する。図24、25はこのMMICの製造工程の主要工程を示す図で、図24は図20のXXIII - XXIII 線における断面図、図25は図20のXIII-XXIII 線における断面図である。これらの図ににおいて、22aはレジスト薄膜である。【0070】まず、上記実施例1のMMICの製造工程におけるSiO、膜17を形成し、このSiO、膜17のソース電極用配線13aの上面に形成されている部分を、選択的にエッチング除去する工程までの工程と同様の工程を行う。

【0071】次に、SiO、膜17のFET100を覆 50

っている部分、すなわち、上記工程により露出するソース電極用配線13aで囲まれている部分にレジスト膜22a2を選択的に形成する。ここで、レジスト膜22aは、後の工程で形成するFET保護用金属膜15aとFET100のゲート電極11との間隔が、これらFET保護用金属膜15とゲート電極11間に寄生容量(ゲート・ソース間容量)が生じない間隔となるような厚みに形成する。

【0072】次に、真空蒸着によりTi(10~200 オングストローム)/Au(1μm)の金属膜を形成した後、この金属膜の、上記工程によって表面露出したソース電極用配線13aの当該表面露出部に接続している部分とFET100を覆う部分とを残して、他の部分をエッチング除去することにより、FET保護用金属膜15aを形成する。

【0073】次に、GaAs基板10,及びSiO,膜17の所定部分(ゲート電極11とソース電極13との間、ゲート電極11とドレイン電極12との間)に、当該GaAs基板10の裏面側から、これらGaAs基板10,及びSiO,膜17を貫通し、レジスト膜22aに達する穴21a,21bをエッチングにより形成すると、図24,25に示す状態となる。

【0074】次に、上記穴21a,21bのうちの一方からレジスト膜22aを溶解する溶剤を注入し、他方からこの溶剤を流すことにより、レジスト膜22aを溶解除去すると、FET保護用金属膜15aとSiO,膜17との間に空間19が形成される。

【0075】次に、GaAs基板10の裏面に金属薄膜30を接着して、当該基板裏面の穴21a,21bの開口を塞いだ後、GaAs基板10の所定領域に当該基板の裏面側からコンクトホール10aを形成し、この後、GaAs基板100の裏面に接地用導体層14を形成すると、図20~23に示す本実施例のMMICが完成する。

【0076】このような本実施例の製造工程において も、ウエハプロセスによってFET100を外部環境か ら保護し、かつ、電磁シールドするFET保護用金属膜 15aを形成することができるので、上記実施例1と同 様に、従来の外部環境保護、及び電磁シールドのために メタルベース型パッケージで封止してなるMMICと同 等に安定動作するMMICを、従来に比して、簡単な工 程で、しかも、髙価な部品を用いることなく製造するこ とができる。また、レジスト膜22aの厚みでドーム形 状のFET保護用金属膜15aとゲート電極11間の間 隔を決めることができるので、前述のFET保護用金属 膜15(15a)を形成した後、このFET保護用金属 膜15(15a)を膨らませてFET保護用金属膜15 (15a)をドーム形状とする実施例に比べて、高精度 にドーム形状のFET保護用金属膜15aとゲート電極 11との間隔を、寄生容量(ゲート・ソース間容量)を 発生しない間隔にすることができ、製造効率を一層向上 することができる。

21

【0077】実施例7.図26はこの発明の実施例7に よるMMICにおけるFETとその周辺領域の構成を示 す透視上面図、図27は図26のXXVII - XXVII 線にお ける断面図、図28は図26のXXVIII-XXVIII線におけ る断面図、図29は図26のXXIX-XXIX線における 断面図である。これらの図において、図1~7と同一符 号は同一または相当する部分を示し、11bはゲート電 極11の端部、24はFET保護用金属膜、24aはT 10 i(蒸着)膜、24bはAu(メッキ)膜である。な お、前述の実施例のMMICでは、ソース電極用配線1 3aはFET100を囲むように形成されていたが、本 実施例のMMICでは、図に示すように、ソース電極用 配線13aは、ゲート電極11の端部11bの周辺には 形成されておらず、コの字状に形成されている。本実施 例のMMICの動作は、上記実施例1のMMICのそれ と同じであるのでとこではその説明を省略する。

【0078】次に製造工程について説明する。図30~ 32はこのMMICの製造工程の主要工程を示す図で、 図30は図26のXXVII -xxvII 線における断面 図、図31は図26のxxvIII-xxvIII線における断面 図、図32は図26のxxIx-xxIx線における断面図であ る。

【0079】まず、上記実施例1のMMICの製造工程 におけるSiO、膜17を形成し、このSiO、膜17 のソース電極用配線13aの上面に形成されている部分 を、選択的にエッチング除去する工程までの工程と同様 の工程を行う。なお、との工程において、ソース電極用 ,膜16はn・拡散層18c上には形成しない。

【0080】次に、上記工程を経て残されているSiO , 膜17の表面にレジスト膜22bを選択的に形成す る。ととで、レジスト膜22aは、後の工程で形成する FET保護用金属膜15aとFET100のゲート電極 11との間隔が、これらFET保護用金属膜15とゲー ト電極11間に寄生容量(ゲート・ソース間容量)が生 じない間隔となるような厚みに形成する。

【0081】次に、基板10の全面、すなわち、上記レ ジスト膜22bの表面,及び上記工程により表面露出し たソース電極用配線13aの表面に、蒸着により厚み1 0~200オングストロームのTi膜24aを形成した 後、このTi膜24aを給電層として、電解メッキによ りこのTi膜24a上に厚み1μmのAu膜24bを形 成する。

【0082】次に、上記Ti膜24a, Au膜24bの 上記工程によって表面露出したソース電極用配線 1 3 a を覆う部分とFET100を覆う部分とを残して、他の 部分をエッチングにより除去すると、図30~32に示 す状態となる。CCで、Ti膜24a, Au膜24bの

FET100のゲート電極11を覆う部分は、ゲート電 極11の端部111から上記レジスト膜22かの厚みよ り若干大きい長さ分だけはみ出すようにする。

22

【0083】次に、上記工程により残されたAu膜24 bの上記ゲート電極11の端部11bからはみ出した部 分にイオンミリングを施して、この部分を除去し、Au 膜24bの端部をゲート電極11の端部11bに一致さ せる。

【0084】次に、レジスト膜22bを溶剤により溶解 除去した後、Ti膜24aの端部を水スプレー等により 折り曲げてSiO、膜17表面に接触させ、この後、G aAs基板10の所定領域に当該基板の裏面側からコン クトホール10aを形成し、GaAs基板100の裏面 に接地用導体層14を形成すると、図26~29に示す 本実施例のMMICが完成する。

【0085】とのような本実施例の製造工程において も、ウエハプロセスによってFET100を外部環境か ら保護し、かつ、電磁シールドするFET保護用金属膜 15aを形成することができるので、上記実施例1と同 様に、従来の外部環境保護、及び電磁シールドのために メタルベース型パッケージで封止してなるMMICと同 等に安定動作するMMICを、従来に比して、簡単な工 程で、しかも、高価な部品を用いることなく製造するこ とができる。また、基板10に穴を設けることなく、レ ジスト膜22bを除去することができるので、工程を簡 略化でき、製造効率を一層向上させることができる。ま た、レジスト膜22aの厚みでドーム形状のFET保護 用金属膜15aとゲート電極11間の間隔を決めること ができるので、前述のFET保護用金属膜15(15 配線13aは上述したざうにコの字状に形成し、SiO 30 a)を形成した後、このFET保護用金属膜15(15 a)を膨らませてFET保護用金属膜15(15a)を ドーム形状とする実施例に比べて、高精度にドーム形状 のFET保護用金属膜15aとゲート電極11との間隔 を寄生容量(ゲート・ソース間容量)を発生させない間 隔にすることができ、製造効率を一層向上することがて きる。

> 【0086】実施例8. 図33はこの発明の実施例9に よるMMICにおけるFETとその周辺領域の構成を示 す透視上面図、図34は図33のxxxvI - xxxvI 線にお ける断面図、図35は図33のXXXV-XXXV線における断 面図、図36は図33のxxxvI - xxxvI線における断面 図である。これらの図において、図1~4と同一符号は 同一または相当する部分を示し、25はFET保護用金 属膜、25aはTi(蒸着)膜、25bはAu(蒸着) 膜である。

【0087】本実施例のMMICの動作は、上記実施例 1のMMICのそれと同じであるのでとこではその説明 を省略する。

【0088】本実施例のMMICの製造工程は、上記実 施例1のMMICの製造工程における無電解メッキによ

24

りPd/Ni/Auからなる金属膜を形成する工程を、 水素雰囲気下で蒸着により厚み10オングストローム~ 1μmのTi膜25aと、厚み1μmのAu膜25bと をこの順に形成する工程に置き換えたものである。

【0089】とのような本実施例のMMICの製造工程 では、Ti膜25aがその形成時に大量の水素を吸蔵 し、後の加熱処理(200℃以上の加熱処理)によって この水素を放出することとなり、Ti膜25aとAu膜 25bの積層膜からなるFET保護用金属膜25がドー ム状に膨れ上がる。従って、本実施例においても、上記 10 実施例1と同様の効果を得ることができる。

【0090】実施例9.上記実施例8では水素雰囲気下 で蒸着によりTi膜25aを形成することにより、Ti 膜25aに水素を吸蔵させ、Ti膜25aの加熱によっ て放出される水素を利用して、Ti/Auからなる金属 膜(FET保護用金属膜25)を膨らませるようにした が、水素を吸蔵させるととなく形成したTi/Auから なる金属膜を加熱するだけでも、ドーム状のFET保護 用金属膜を得ることができる。

【0091】すなわち、本実施例のMMICの製造工程 20 は、上記実施例8のMMICの製造工程における水素雰 囲気下で蒸着により Ti/Auからなる金属膜を形成す る工程を、水素を含まない雰囲気下で蒸着によりTi/ Auからなる金属膜を形成する工程に置き換えたもので ある。

【0092】このような本実施例のMMICの製造工程 では、TiとAuはその熱膨張係数が大きく異なり〔A $u: 1. 4 \times 10^{-5} (200^{\circ}C)$, $Ti: 9 \times 10$ -。(200℃)〕、また、Auは弾性に乏しく、一度変 形する元に戻らないため、Ti/Auからなる金属膜を 200℃以上に加熱すると、上層のAu膜が下層のTi 膜に比べて大きく引き延ばされて、Ti/Auからなる 金属膜(FET保護用金属膜)がドーム状に膨れ上が る。従って、本実施例においても、上記実施例8と同様 の効果を得ることができる。ただし、金属膜の膨れ度合 いを高精度に制御することが容易ではないので、上記実 施例 8 比べて製造効率は低下する。

【0093】なお、上記何れの実施例においても、絶縁 膜としてSiO、膜を用いたが、絶縁膜としてSiN膜 を用いても同様の効果を得ることができる。 [0094]

【発明の効果】以上のようにこの発明(請求項1)にか かる高周波半導体集積回路装置によれば、半導体基板 と、上記半導体基板上に形成された少なくともFETを 回路素子として含む集積回路と、上記半導体基板上に上 記FETを外部環境から隔離するよう形成された、ドー ム状のFET保護用金属膜とを備えたものとしたので、 上記FETは、当該FETのゲート電極と上記ドーム状 のFET保護用金属膜間に寄生容量を生ずることなく、 上記ドーム状のFET保護用金属膜により外部環境から 50 積回路装置を得る場合に比して、低材料コストで、しか

保護され、かつ、電磁シールドされることとなり、その 結果、集積回路内のFETが長期間安定に所定動作を行 う髙周波半導体集積回路装置を得ることができる効果が ある。

【0095】更に、この発明(請求項2)にかかる髙周 波半導体集積回路装置の製造方法によれば、半導体基板 上にFETを回路素子として含む集積回路を形成する工 程と、上記半導体基板の上記FETが形成された第1の 基板領域,及び当該第1の基板領域の周囲の上記集積回 路内の上記FETを囲む配線が形成された第2の基板領 域が被覆されるように絶縁膜を形成する工程と、上記絶 縁膜の上記第1の基板領域を被覆している部分上にレジ スト薄膜を形成する工程と、上記第2の基板領域を被覆 している上記絶縁膜の上記配線上に形成されている部分 を選択的に除去する工程と、これにより上記レジスト薄 膜が被覆され、かつ、その外周端部が上記工程により表 面露出した上記配線に接続するように、その内部にガス を内蔵し、後述の加熱工程により当該ガスを外部に放出 する金属膜バターンを形成する工程と、上記半導体基板 の所定部分に、当該基板の裏面側から上記レジスト薄膜 に達する穴を形成する工程と、上記穴に溶剤を流し込ん で、上記レジスト薄膜を溶解除去し、上記金属膜バター ンと上記絶縁膜との間に隙間を形成する工程と、上記半 導体基板の裏面における上記穴の開口を塞ぐ工程と、上 記金属膜バターンを加熱し、その内部に内蔵された上記 ガスを放出させることにより、当該金属膜バターンを膨 らませ、当該金属膜バターンと上記FETのゲート電極 間の間隔を、これらの間に寄生容量が生じない間隔にす る工程とを含むものとしたので、ウエハプロセスにより 高周波集積回路内のFETが外部環境から保護され、か つ、電磁シールドされた髙周波半導体集積回路装置を製 造することができ、従来のメタルベース型パッケージで 封止してなる髙周波半導体集積回路装置を得る場合に比 して、低材料コストで、しかも、効率よく、長期間安定 に所定動作を行う髙周波半導体集積回路装置を製造する ことができる効果がある。また、上記金属膜パターンは それ自体がガスを発生して膨らむこととなるので、金属 膜バターンを膨らませるためのガス発生膜を別途形成し たり、金属膜パターンを膨らませるための外部装置を用 40 いる必要がなく、製造工程を簡略化することができる。 【0096】更に、この発明(請求項3)にかかる高周 波半導体集積回路装置の製造方法によれば、上記髙周波 半導体集積回路装置の製造方法において、上記金属膜バ ターンの形成工程を、上記絶縁膜上に無電解メッキによ りPd/Ni/Au膜を選択的に形成する工程としたの で、ウエハブロセスにより髙周波集積回路内のFETが 外部環境から保護され、かつ、電磁シールドされた髙周 波半導体集積回路装置を製造することができ、従来のメ タルベース型パッケージで封止してなる高周波半導体集

も、効率よく、長期間安定に所定動作を行う高周波半導 体集積回路装置を製造することができる効果がある。

25

【0097】更に、この発明(請求項4)にかかる高周 波半導体集積回路装置の製造方法によれば、上記金属膜 バターンを形成する工程を、水素雰囲気下において上記 絶縁膜上に蒸着によりTi/Au膜を選択的に形成する 工程としたので、ウエハプロセスにより高周波集積回路 内のFETが外部環境から保護され、かつ、電磁シール ドされた高周波半導体集積回路装置を製造することができ、従来のメタルベース型バッケージで封止してなる高 10 周波半導体集積回路装置を得る場合に比して、低材料コストで、しかも、効率よく、長期間安定に所定動作を行う高周波半導体集積回路装置を製造することができる効果がある。

【0098】更に、この発明(請求項5)にかかる髙周 波半導体集積回路装置の製造方法によれば、半導体基板 上にFETを回路素子として含む集積回路を形成する工 程と、上記半導体基板の上記FETが形成された第1の 基板領域,及び当該第1の基板領域の周囲の上記集積回 路内の上記FETを囲む配線が形成された第2の基板領 20 域が被覆されるように絶縁膜を形成する工程と、上記絶 縁膜の上記第1の基板領域を被覆している部分上に、そ の内部にガスを内蔵し、後述の加熱工程により当該ガス を外部に放出する半導体または有機物の薄膜を形成する 工程と、上記薄膜上にレジスト薄膜を形成する工程と、 上記第2の基板領域を被覆している上記絶縁膜の上記配 線上に形成されている部分を選択的に除去する工程と、 これにより上記レジスト薄膜が被覆され、かつ、その外 周端部が上記工程により表面露出した上記配線に接続す るように金属膜パターンを形成する工程と、上記半導体 基板の所定部分に、当該基板の裏面側から上記レジスト 薄膜に達する穴を形成する工程と、上記穴から溶剤を流 し込んで、上記レジスト薄膜を溶解除去し、上記金属膜 バターンと上記半導体または有機物の薄膜との間に隙間 を形成する工程と、上記半導体基板の裏面における上記 穴の開口を塞ぐ工程と、上記半導体または有機物の薄膜 を加熱し、その内部に内蔵された上記ガスを放出させる ことにより、上記金属膜パターンを膨らませ、当該金属 膜パターンと上記FETのゲート電極間の間隔を、これ らの間に寄生容量が生じない間隔にする工程とを含むも 40 のとしたので、ウエハプロセスにより髙周波集積回路内 のFETが外部環境から保護され、かつ、電磁シールド された髙周波半導体集積回路装置を製造することがで き、従来のメタルベース型パッケージで封止してなる高 周波半導体集積回路装置を得る場合に比して、低材料コ ストで、しかも、効率よく、長期間安定に所定動作を行 う高周波半導体集積回路装置を製造するととができる効 果がある。

【0099】更に、この発明(請求項6)にかかる高周波半導体集積回路装置の製造方法によれば、半導体基板

上にFETを回路素子として含む集積回路を形成する工 程と、上記半導体基板の上記FETが形成された第1の 基板領域、及び当該第1の基板領域の周囲の上記集積回 路内の上記FETを囲む配線が形成された第2の基板領 域が被覆されるように絶縁膜を形成する工程と、上記絶 縁膜の上記第1の基板領域を被覆している部分上にレジ スト薄膜を形成する工程と、上記第2の基板領域を被覆 している上記絶縁膜の上記配線上に形成されている部分 を選択的に除去する工程と、これにより上記レジスト薄 膜が被覆され、かつ、その外周端部が上記工程により表 面露出した上記配線に接続するように、金属膜バターン を形成する工程と、上記半導体基板の所定部分に、当該 基板の裏面側から上記レジスト薄膜に達する穴を形成す る工程と、上記穴から溶剤を流し込んで、上記レジスト 薄膜を溶解除去し、上記金属膜パターンと上記絶縁膜と の間に隙間を形成する工程と、上記穴から上記隙間に高 圧気体を流し込んで、上記金属膜パターンを膨らませ、 当該金属膜バターンと上記FETのゲート電極間の間隔 を、これらの間に寄生容量が生じない間隔にする工程 と、上記半導体基板の裏面における上記穴の開口を塞ぐ 工程とを含むものとしたので、ウエハプロセスにより髙 周波集積回路内のFETが外部環境から保護され、か つ、電磁シールドされた髙周波半導体集積回路装置を製 造することができ、従来のメタルベース型パッケージで 封止してなる高周波半導体集積回路装置を得る場合に比 して、低材料コストで、しかも、効率よく、長期間安定 に所定動作を行う高周波半導体集積回路装置を製造する ことができる効果がある。

26

【0100】更に、この発明(請求項7)にかかる高周 波半導体集積回路装置の製造方法によれば、半導体基板 上にFETを回路素子として含む集積回路を形成する工 程と、上記半導体基板の上記FETが形成された第1の 基板領域、及び当該第1の基板領域の周囲の上記集積回 路内の上記FETを囲む配線が形成された第2の基板領 域が被覆されるように絶縁膜を形成する工程と、上記絶 縁膜の上記第1の基板領域を被覆している部分上にレジ スト薄膜を形成する工程と、上記第2の基板領域を被覆 している上記絶縁膜の上記配線上に形成されている部分 を選択的に除去する工程と、これにより上記レジスト薄 膜が被覆され、かつ、その外周端部が上記工程により表 面露出した上記配線に接続するように、金属膜パターン を形成する工程と、上記半導体基板の所定部分に、当該 基板の裏面側から上記レジスト薄膜に達する穴を形成す る工程と、上記穴から溶剤を流し込んで、上記レジスト 薄膜を溶解除去し、上記金属膜パターンと上記絶縁膜と の間に隙間を形成する工程と、上記半導体基板の裏面に おける上記穴の開口を塞ぐ工程と、上記半導体基板を加 熱して上記隙間を膨張させることにより上記金属膜バタ ーンを膨らませ、当該金属膜パターンと上記FETのゲ ート電極間の間隔を、これらの間に寄生容量が生じない 間隔にする工程とを含むものとしたので、ウエハプロセスにより高周波集積回路内のFETが外部環境から保護され、かつ、電磁シールドされた高周波半導体集積回路装置を製造することができ、従来のメタルベース型パッケージで封止してなる高周波半導体集積回路装置を得る場合に比して、低材料コストで、しかも、効率よく、長期間安定に所定動作を行う高周波半導体集積回路装置を製造することができる効果がある。

27

【0101】更に、との発明(請求項8)にかかる髙周 波半導体集積回路装置の製造方法によれば、半導体基板 10 上にFETを回路素子として含む集積回路を形成する工 程と、上記半導体基板の上記FETが形成された第1の 基板領域,及び当該第1の基板領域の周囲の上記集積回 路内の上記FETを囲む配線が形成された第2の基板領 域が被覆されるように絶縁膜を形成する工程と、上記絶 縁膜の L記第 1 の基板領域を被覆している部分上にレジ スト薄膜を形成する工程と、上記第2の基板領域を被覆 している上記絶縁膜の上記配線上に形成されている部分 を選択的に除去する工程と、これにより上記レジスト薄 膜が被覆され、かつ、その外周端部が上記工程により表 20 面露出した上記配線に接続するように、金属膜パターン を形成する工程と、上記半導体基板の所定部分に、当該 基板の裏面側から上記レジスト薄膜に達する穴を形成す る工程と、上記穴から溶剤を流し込んで、上記レジスト 薄膜を溶解除去し、上記金属膜パターンと上記絶縁膜と の間に隙間を形成する工程と、上記金属膜パターンにワ イヤをボンディングし、このワイヤを引っ張ることによ り記上記金属膜パターンを膨らませ、当該金属膜パター ンと上記FETのゲート電極間の間隔を、これらの間に 寄生容量が生じない間隔にする工程と、上記半導体基板 の裏面における上記穴の開口を塞ぐ工程とを含むものと したので、ウエハプロセスにより高周波集積回路内のF ETが外部環境から保護され、かつ、電磁シールドされ た髙周波半導体集積回路装置を製造することができ、従 来のメタルベース型パッケージで封止してなる高周波半 導体集積回路装置を得る場合に比して、低材料コスト で、しかも、効率よく、長期間安定に所定動作を行う高 周波半導体集積回路装置を製造することができる効果が ある。

【0102】更に、この発明(請求項9)にかかる高周 40 波半導体集積回路装置の製造方法によれば、半導体基板上にFETを回路素子として含む集積回路を形成する工程と、上記半導体基板の上記FETが形成された第1の基板領域、及び当該第1の基板領域の周囲の上記集積回路内の上記FETを囲む配線が形成された第2の基板領域が被覆されるように絶縁膜を形成する工程と、上記絶縁膜の上記第1の基板領域を被覆している部分上に、後述の工程でその上面に形成される金属膜バターンと上記FETのゲート電極の間隔を、これらの間に寄生容量が生じない間隔にする厚みを有するレジスト膜を形成する 50

工程と、上記第2の基板領域を被覆している上記絶縁膜 の上記配線上に形成されている部分を選択的に除去する 工程と、これにより上記レジスト膜が被覆され、かつ、 その外周端部が上記工程により表面露出した上記配線に 「接続するように、金属膜パターンを形成する工程と、上 記半導体基板の所定部分に、当該基板の裏面側から上記 レジスト膜に達する穴を形成する工程と、上記穴から溶 剤を流し込んで、上記レジスト膜を溶解除去し、上記金 属膜パターンと上記絶縁膜との間に隙間を形成する工程 と、上記半導体基板の裏面における上記穴の開口を塞ぐ 工程とを含むものとしたので、ウェハブロセスのみで髙 周波集積回路内のFETが外部環境から保護され、か つ、電磁シールドされた高周波半導体集積回路装置を製 造することができ、従来のメタルベース型パッケージで 封止された髙周波半導体集積回路装置を得る場合に比し て、低材料コストで、しかも、効率よく、長期間安定に 所定動作を行う髙周波半導体集積回路装置を製造すると とができる効果がある。また、上記レジスト膜の厚みに より、上記FETのゲート電極と上記金属膜バターン (上記第1の金属膜バターン)との間隔を決めることが できるので、この間隔を髙精度に上記FETのゲート電 極と上記金属膜バターン間に寄生容量を生じさせない間 隔にすることができ、製造効率を一層向上できる効果が ある。

【0103】更に、この発明(請求項10)にかかる高 周波半導体集積回路装置の製造方法によれば、半導体基 板上にFETを回路素子として含む集積回路を形成する 工程と、上記半導体基板の上記FETが形成された第1 の基板領域,及び当該第1の基板領域の周囲の上記集積 回路内の上記FETを囲む配線が形成された第2の基板 領域が被覆されるように絶縁膜を形成する工程と、上記 絶縁膜の上記配線上に形成されている部分以外の他の部 分上に後述の工程でその上面に形成される第1の金属膜 と上記FETのゲート電極の間隔を、これらの間に寄生 容量が生じない間隔にする厚みを有するレジスト膜を形 成する工程と、上記レジスト膜をマスクに上記絶縁膜の 上記配線上に形成されている部分を選択的に除去する工 程と、上記レジスト膜上、及び上記工程により表面露出 した上記配線上に薄膜状の第1の金属膜を蒸着により形 成した後、当該第1の金属膜を給電層として厚膜状の第一 2の金属膜を電解メッキにより形する工程と、上記第1 の金属膜,及び第2の金属膜を、上記第1の基板領域よ りも若干大きなパターンとなるようにパターンニングす る工程と、上記工程によりパターニングされた上記第2 の金属膜の上記第1の基板領域上に配置されていない外 周端部のうちの上記配線上に配置されていない部分を選 択的に除去する工程と、上記レジスト膜を溶剤により溶 解除去した後、上記第1の金属膜の上記第1の基板領域 上に配置されていない外周端部を折り曲げて、上記絶縁 膜と上記第1の金属膜との間に外部環境から隔離された

空間を形成する工程とを含むものとしたので、ウエハブ ロセスのみで高周波集積回路内のFETが外部環境から 保護され、かつ、電磁シールドされた髙周波半導体集積 回路装置を製造することができ、従来のメタルベース型 パッケージで封止された高周波半導体集積回路装置を得 る場合に比して、低材料コストで、しかも、効率よく、 長期間安定に所定動作を行う髙周波半導体集積回路装置 を製造することができる効果がある。また、上記レジス ト膜の厚みにより、上記FETのゲート電極と上記金属 膜パターン(上記第1の金属膜パターン)との間隔を決 10 めることができるので、この間隔を髙精度に上記FET のゲート電極と上記金属膜バターン間に寄生容量を生じ させない間隔にすることができ、製造効率を一層向上で きる効果がある。

29

【0104】更に、この発明(請求項11)にかかる高 周波半導体集積回路装置の製造方法によれば、半導体基 板上にFETを回路素子として含む集積回路を形成する 工程と、上記半導体基板の上記FETが形成された第1 の基板領域,及び当該第1の基板領域の周囲の上記集積 回路内の上記FETを囲む配線が形成された第2の基板 20 領域が被覆されるように絶縁膜を形成する工程と、上記 絶縁膜の上記第1の基板領域を被覆している部分上にレ ジスト薄膜を形成する工程と、上記第2の基板領域を被 覆している上記絶縁膜の上記配線上に形成されている部 分を選択的に除去する工程と、これにより上記レジスト 薄膜が被覆され、かつ、その外周端部が上記工程により 表面露出した上記配線に接続するように、第1の金属膜 パターンと当該第1の金属膜パターンの熱膨張率よりも その熱膨張率が大きい第2の金属膜バターンとをこの順 に積層した金属膜バターンを形成する工程と、上記半導 30 工程の主要工程を示す断面図である。 体基板の所定部分に、当該基板の裏面側から上記レジス ト薄膜に達する穴を形成する工程と、上記穴から溶剤を 流し込んで、上記レジスト薄膜を溶解除去し、上記金属 膜バターンと上記絶縁膜との間に隙間を形成する工程 と、上記金属膜パターンを加熱して膨張させることによ り、当該金属膜パターンと上記FETのゲート電極間の 間隔を、これらの間に寄生容量が生じない間隔にする工 程とを含むものとしたので、ウエハプロセスのみで高周 波集積回路内のFETが外部環境から保護され、かつ、 電磁シールドされた髙周波半導体集積回路装置を製造す 40 ることができ、従来のメタルベース型パッケージで封止 された髙周波半導体集積回路装置を得る場合に比して、 低材料コストで、しかも、効率よく、長期間安定に所定 動作を行う髙周波半導体集積回路装置を製造することが できる効果がある。

【図面の簡単な説明】

【図1】 この発明の実施例1によるMMICのFET 形成領域とその周辺領域の構成を示す透視上面図であ る。

【図2】 図1のII-II線における断面図である。

- 図1のIII III 線における断面図である。 【図3】
- 図1のIV-IV線における断面図である。 【図4】
- この発明の実施例1によるMMICの製造工 【図5】 程の主要工程を示す断面図である。
- この発明の実施例1によるMMICの製造工 【図6】 程の主要工程を示す断面図である。
- 【図7】 この発明の実施例2によるMMICのFET 形成領域とその周辺領域の構成を示す透視上面図であ る。
- 図7のVIII-VIII線における断面図である。 【図8】
 - 【図9】 図7のIX-IX線における断面図である。
 - 【図10】 図7のx -x 線における断面図である。
 - 【図11】 との発明の実施例2によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図12】 との発明の実施例2によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図13】 この発明の実施例3によるMMICのFE T形成領域とその周辺領域の構成を示す透視上面図であ る。
- 【図14】 図13のXIV -XIV 線における断面図であ る。
 - 【図15】 図13のxv-xx線における断面図である。
 - 【図16】 図13のXVI - XVI 線における断面図であ る。
 - 【図17】 この発明の実施例3によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図18】 この発明の実施例3によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図19】 この発明の実施例5によるMMICの製造
 - 【図20】 との発明の実施例6によるMMICのFE T形成領域とその周辺領域の構成を示す透視上面図であ る。
 - 【図21】 図20のXXI -XXI 線における断面図であ る。
 - 図20のXXII-XXII線における断面図であ 【図22】 る。
 - 【図23】 図20のXXIII -XXIII 線における断面図 である。
- 【図24】 との発明の実施例6によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図25】 との発明の実施例6によるMMICの製造 工程の主要工程を示す断面図である。
 - 【図26】 この発明の実施例7によるMMICのFE T形成領域とその周辺領域の構成を示す透視上面図であ る。
 - 【図27】 図26のxxvII xxvII 線における断面図 である。
- 図26のXXVIII-XXVIII線における断面図 【図28】 50 である。

【図29】 図26のXXIX-XXIX線における断面図であ る。

31

【図30】 この発明の実施例7によるMMICの製造 工程の主要工程を示す断面図である。

【図31】 との発明の実施例7によるMMICの製造 工程の主要工程を示す断面図である。

【図32】 との発明の実施例7によるMMICの製造 工程の主要工程を示す断面図である。

【図33】 この発明の実施例8によるMMICのFE る。

【図34】 図33のxxxxx - xxxxx 線における断面図 である。

【図35】 図33のxxxv-xxxv線における断面図であ る。

【図36】 図33のxxxvI - xxxvI 線における断面図 である。

【図37】 従来のMMICチップをメタルベース型パ ッケージで封止してなる髙周波半導体集積回路装置の構* *成を示す斜視図である。


【図38】 図37のXXVIII - XXVIII 線における断 面図である。

32

【符号の説明】

1 GaAsICチップ、2 FET、3 パッケージ の蓋、4 パッケージ枠体、5A,5B セラミック 材、6 ワイヤ、7 パッケージ基板、10 GaAs 基板、11 ゲート電極、11a ゲート電極用配線、 11b ゲート電極の端部、11c ゲート電極のフィ T形成領域とその周辺領域の構成を示す透視上面図であ 10 ンガー部、12 ドレイン電極、12 a ドレイン電極用 配線、13 ソース電極、13a ソース電極用配線、 14 接地用金属膜、15,15a,24,25 FE T保護用金属膜、16,17 SiO,膜、17a 開 □、18a~18c n⁺ 拡散層、20 アモルファス シリコン膜、21a, 21b 穴、22, 22a, 22 b レジスト膜、23 ワイヤ、24a, 25a Ti (蒸着) 膜、24b Au (メッキ) 膜、25bAu (蒸着) 膜、30 金属薄膜、100 FET、100 0 高周波半導体集積回路装置


【図1】




11:ゲート電極 11a:ゲート電極用配線 11c: ゲート電極のフィンガー部 12:ドレインઉ極 12a:ドレイン用配線 13:ソース電極 13a:ソース電極用配線 15:FET保護用金属膜 17:SIO2膜 21a,21b: 開口

100: FET

【図2】





【図3】




30:金属薄膜


22: レジスト薄膜







【図6】 100











15a:FET保護用膜 20:アモルファスシリコン膜





































23:ワイヤ


【図22】




【図24】




【図20】




【図23】




【図25】




【図28】




【図29】




【図26】




【図30】




【図32】



【図34】




【図27】




24:FET保護用金属膜 24a:Ti(蒸焓)膜 24b:Au(メッキ)膜

[図31]




【図33】




25:FET保護用金属膜


【図35】




【図36】



【図37】



【図38】



フロントページの続き

(51)Int.Cl. ⁵		識別記号		庁内整理番号	FI	•	•			技術表示箇所
H O 1 L	23/04		F				•	•		
	23/12	301	С							
	23/14									
	27/04									
	21/822						•			
					H01L	23/14			X	
						27/04			H	